

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09331538 A**

(43) Date of publication of application: **22.12.97**

(51) Int. Cl.

H04N 9/07

(21) Application number: **08150955**

(71) Applicant: **CANON INC**

(22) Date of filing: **12.06.96**

(72) Inventor: **YAMAZAKI YASUYUKI**

(54) **IMAGE PICKUP DEVICE**

(57) Abstract:

PROBLEM TO BE SOLVED: To avoid interleave processing using a memory or the like from being conducted in the case that an image picked up by an image pickup element is displayed in the number of picture elements less than the number of picture elements of the image pickup element.

SOLUTION: In the case of reading information of an image pickup element, direct interleave reading is conducted. Thus, in a start field, two picture element signals adjacent to each of (n-2), (n-3) lines in the vertical direction are added and read and two picture element signals adjacent in an oblique direction of (n-6), (n-7) lines at an interval of two lines are added and read. In a succeeding field, two picture element signals adjacent in the vertical direction of (n) and (n-1) lines are added and read and two picture element signals adjacent obliquely to (n-4), (n-5) lines are added and read.

COPYRIGHT: (C)1997,JPO

Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
G	Mg	G	Mg	G	Mg	G	Mg
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
Mg	G	Mg	G	Mg	G	Mg	G
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
G	Mg	G	Mg	G	Mg	G	Mg
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
Mg	G	Mg	G	Mg	G	Mg	G

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-331538

(43)公開日 平成9年(1997)12月22日

(51)Int.Cl.⁶

H04N 9/07

識別記号

庁内整理番号

FI

H04N 9/07

技術表示箇所

A

審査請求 未請求 請求項の数3 OL (全15頁)

(21)出願番号

特願平8-150955

(22)出願日

平成8年(1996)6月12日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 山崎 康之

東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(74)代理人 弁理士 國分 孝悦

(54)【発明の名称】 撮像装置

(57)【要約】

【課題】 撮像素子で撮像した画像をこの撮像素子の画素数より少ない画素数で表示する場合に、メモリ等を用いた間引き処理を行わないで済むようにする。

【解決手段】 本発明では撮像素子を読み出すときに直接間引き読み出しを行う。このために、始めのフィールドでは、 $(n-2)$ と $(n-3)$ の各ラインの垂直方向に隣接する2つの画素信号を加算して読み出し、次に2ライン飛んで $(n-6)$ と $(n-7)$ の斜め方向に隣接する2つの画素信号を加算して読み出す。次のフィールドでは (n) と $(n-1)$ の垂直方向に隣接する2つの画素信号を加算して読み出し、次に $(n-4)$ と $(n-5)$ の斜めに隣接する2つの画素信号を加算して読み出す。

n-5 n-4 n-3 n-2 n-1 n							
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
G	Mg	G	Mg	G	Mg	G	Mg
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
Mg	G	Mg	G	Mg	G	Mg	G
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
G	Mg	G	Mg	G	Mg	G	Mg
Cy	Ye	Cy	Ye	Cy	Ye	Cy	Ye
Mg	G	Mg	G	Mg	G	Mg	G
n-5 n-4 n-3 n-2 n-1 n							

【特許請求の範囲】

【請求項1】 撮像面に4つの異なる分光特性を持つカラーフィルタを有し、これらのカラーフィルタが水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返されて配置され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ、4ライン毎に1ラインを1画素分水平方向にオフセットさせるように配置されている撮像素子を備えた撮像装置において、

上記撮像素子の4Nライン（Nは1以上の整数）毎に2ライン分の画素の信号を読み出し、上記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行う制御手段を設けたことを特徴とする撮像装置。

【請求項2】 撮像面に4つの異なる分光特性を持つカラーフィルタを有し、これらのカラーフィルタが水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返されて配置され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ、4ライン毎に連続する2ラインを1画素分水平方向にオフセットさせるように配置された撮像素子を備えた撮像装置において、

上記撮像素子の4Nライン（Nは1以上の整数）毎に2ライン分の画素の信号を読み出し、上記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行う制御手段を設けたことを特徴とする撮像装置。

【請求項3】 上記撮像素子は、垂直画素列毎に設けられ垂直方向に電荷を転送する複数の垂直電荷転送素子を備え、上記複数の垂直電荷転送素子の少なくとも8N個以上の素子が独立に駆動可能であることを特徴とする請求項1又は2記載の撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、2次元に複数個の画素が配置されてなる撮像素子を備えた撮像装置に関するものである。

【0002】

【従来の技術】図12に従来のインターライン型固体撮像素子の概略的な構成図を示す。同図において、101は光電変換素子からなる感光部、102は感光部101の各垂直ラインに沿って配置された116、117、118、119の4つのCCDからなる垂直転送CCD、103は垂直転送CCD102に電気的に接続された124、125の2つのCCDからなる水平転送CCDであり、垂直転送CCD102および水平転送CCD103は遮光されている。104は電荷検出回路、105は出力信号の出力端子、106、107、108、109は垂直転送CCD102の駆動パルスの入力端子であり、それぞれの駆動パルスは116、117、118、

119の垂直転送CCDに供給される。114、115は水平転送CCD103の駆動パルスの入力端子であり、それぞれの駆動パルスは124、125の水平転送CCDに供給される。

【0003】次に動作について説明する。感光部101で光電変換された信号電荷は、垂直転送CCD102に送られ、4相駆動パルスΦV1、ΦV2、ΦV3およびΦV4により水平転送CCD103の方向へ順に転送される。水平転送CCD103は、垂直転送CCD102から転送されてきた水平1列分の信号電荷を2相駆動パルスΦH1およびΦH2により電荷検出回路104に転送し、電荷検出回路104で電圧に変換して出力端子105から出力する。さらに、上記固体撮像素子から出力された画像信号を、不図示の回路で所定の信号処理を施して所定の信号形式に変換し、各種記録媒体に記録したり、表示装置に表示したり、外部に出力したりする。

【0004】

【発明が解決しようとする課題】しかしながら、最近の技術の進歩により撮像素子の画素数は増加してきており、撮像素子から得られる画像の画素数に比べ出力側の画素数が少ないという場合も少なくない。例えばLCDなどの表示装置に表示する場合などであり、LCDの画素数は撮像素子の画素数に比べ極端に少なく、例えば垂直方向の画素数が240本程度のものも多い。こういったものに従来の撮像素子で撮影した画像を出力する場合でも、一旦撮像素子の全画素の信号をすべて読み出し、この画像をメモリ等の記憶手段に記憶し、さらにこの画像を出力に必要なライン数に間引き処理を行ってから出力しなければならなかった。したがって間引き処理を行うためのメモリや処理回路が必要になり、回路構成が複雑になるとともにコストアップを招くという問題があった。また撮像素子の画素数が増えれば全ての信号を読み出すための時間はそれだけ長くなり、1秒間に得られる画像の枚数が減ってしまい、滑らかな動画画像が得られなくなってしまう。この問題を解決するために読み出し時間を短くするには、撮像素子の駆動速度を速くすればよいが、そのためには半導体の性能の向上が必要であり、コストアップを招く要因になるという問題があった。

【0005】本発明の第1の目的は、撮像素子から所定の行の画素の信号を間引いて読み出すことができ、かつ間引いて読み出された信号からカラーの映像信号を形成することのできる撮像装置を提供することである。本発明の第2の目的は、撮像素子から、所定の行の画素の信号を間引いて読み出すことができ、かつ間引いて読み出された信号からカラーの映像信号を形成することができ、さらには解像度が良く、色モアレが少ない静止フレーム画像の撮影が可能な撮像装置を提供することである。

【0006】

【課題を解決するための手段】請求項1の発明において

は、撮像面に4つの異なる分光特性を持つカラーフィルタを有し、これらのカラーフィルタが水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返されて配置され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ、4ライン毎に1ラインを1画素分水平方向にオフセットさせるように配置されている撮像素子を備えた撮像装置において、上記撮像素子の4Nライン（Nは1以上の整数）毎に2ライン分の画素の信号を読み出し、上記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行う制御手段を設けている。

【0007】請求項2の発明においては、撮像面に4つの異なる分光特性を持つカラーフィルタを有し、これらのカラーフィルタが水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返されて配置され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ、4ライン毎に連続する2ラインを1画素分水平方向にオフセットさせるように配置された撮像素子を備えた撮像装置において、上記撮像素子の4Nライン（Nは1以上の整数）毎に2ライン分の画素の信号を読み出し、上記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行う制御手段を設けている。

【0008】

【作用】請求項1の発明によれば、制御手段によって撮像素子の4Nラインごとに2ライン分の画素の信号を読み出し、上記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行うことにより、撮像素子から所定の行の画素の信号を間引いて読み出すことができると共に、この間引いて読み出された信号からカラーの映像信号を形成することができる。

【0009】請求項2の発明によれば、制御手段によって撮像素子の4Nラインごとに2ライン分の画素の信号を読み出し、前記2ライン分の信号の斜め方向に隣接する2画素の信号の加算と、垂直方向に隣接する2画素の信号の加算とを交互に行うことにより、撮像素子から、所定の行の画素の信号を間引いて読み出すことができると共に、この間引いて読み出された信号からカラーの映像信号を形成することができ、さらに解像度が良く、色モアレが少ない静止フレーム画像の撮影を行うことができる。

【0010】

【発明の実施の形態】図1に本発明の第1の実施の形態による撮像装置に用いられるインターライン型撮像素子（以下、固体撮像素子を単に撮像素子と言う）の概略的な構成図を示す。同図において、101は光電変換素子からなる感光部、102は感光部101の各垂直ラインに沿って配置された116、117、118、11

9、120、121、122、123のそれぞれ独立に制御可能な8つのCCDからなる垂直転送CCD、103は垂直転送CCD102に電氣的に接続された124、125の2つのCCDからなる水平転送CCDであり、垂直転送CCD102および水平転送CCD103は遮光されている。104は電荷検出回路、105は出力信号の出力端子、106、107、108、109、110、111、112、113は垂直転送CCD102の駆動パルスを入力端子であり、それぞれの駆動パルスは116、117、118、119、120、121、122、123の垂直転送CCDに供給される。114、115は水平転送CCD103の駆動パルスを入力端子であり、それぞれの駆動パルスは124、125の水平転送CCDに供給される。

【0011】次に上記構成による撮像素子の動作の概略を説明する。感光部101で光電変換された信号電荷は、垂直転送CCD102に送られ、8相駆動パルス $\Phi V1$ 、 $\Phi V2$ 、 $\Phi V3$ 、 $\Phi V4$ 、 $\Phi V5$ 、 $\Phi V6$ 、 $\Phi V7$ 、および $\Phi V8$ により水平転送CCD103の方向へ順に転送される。水平転送CCD103は、垂直転送CCD102から転送されてきた水平1列分の信号電荷を2相駆動パルス $\Phi H1$ および $\Phi H2$ により電荷検出回路104に転送し、電荷検出回路104で電圧に変換して出力端子105から出力する。この時の各駆動パルスなど動作の詳細に関しては後述する。

【0012】図2に本発明の第1の実施の形態による撮像装置に用いられるインターライン型撮像素子の撮像面に設けられる色フィルタ配列を示す。図2においては、4つの異なる分光特性を持つカラーフィルタCy、Ye、G、Mgを有し、これらは水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返されて配置され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ、4ライン毎に1ラインを1画素分水平方向にオフセットさせて配置されることにより、垂直方向に4つの異なるカラーフィルタの内の1つのカラーフィルタが2画素周期で繰り返され、それ以外の2つのカラーフィルタが4画素周期で繰り返されるように配置されている。

【0013】次に図2に示した色フィルタ配列を有する撮像素子から信号電荷を読み出す際の駆動方法に関して、ライン間引きをしない通常の第1の駆動方法とライン間引きを行う場合の第2の駆動方法との2通りに分けて以下に詳しく説明する。まず、第1の駆動方法、すなわちライン間引きをしない通常の読み出し動作について説明する。図3に第1の駆動方法において図1の撮像素子に供給する駆動パルスを示す。また、図4は図3の駆動パルスを撮像素子に供給した際の垂直転送CCD102および水平転送CCD103の各CCDのポテンシャルの状態と電荷が転送されていく状態とを示したものである。

【0014】図4において、V1からV8はそれぞれ図1の116から123に示した垂直転送CCD102中の各CCDを示し、H1は124の水平転送CCDを示すものである。また図3において、各駆動パルスがHighになると転送CCDのポテンシャルは低くなり、駆動パルスがLowになると転送CCDのポテンシャルは高くなる。ただし $\Phi V1$ 、 $\Phi V3$ 、 $\Phi V5$ 、 $\Phi V7$ は3つの電圧値の状態があり、Highよりさらに高いレベルは以下に説明する感光部101から垂直転送CCD102への電荷の読み出しを行う際に用いられる。

【0015】図3に示すような各駆動パルスが撮像素子に供給されると、全ての感光部101に蓄積された電荷は、垂直ブランキング期間(VBLK)内の信号読み出しパルスが供給されたとき、すなわち(3)の $\Phi V3$ 、 $\Phi V7$ および(5)の $\Phi V1$ 、 $\Phi V5$ の電位が3値の電圧値の1番高いレベルになったときに、感光部101に隣接する垂直転送CCDのV3、V7およびV1、V5のポテンシャルが低くなり、各感光部から垂直転送CCD102に信号電荷が読み出される。垂直転送CCD102に読み出された信号電荷は、垂直方向に転送するために、(7)に示すような駆動パルスを供給し、奇数ラインの電荷と偶数ラインの電荷とを加算混合する。

【0016】さらに水平ブランキング期間、すなわち図3のHBLKがLowの期間に(8)から(14)に示すような駆動パルスを供給することによって、垂直転送CCD102の各CCDのポテンシャルの状態は図4のように変化する。これによって、図から明らかなように垂直転送CCDの信号電荷は順次垂直方向に転送されていき、 n 行目の信号電荷と $(n-1)$ 行目の信号電荷とが加算混合されたものが水平転送CCD124(H1)に転送されることになる。

【0017】さらに図3の(15)の期間、すなわち映像信号期間に図3に示すように $\Phi H1$ と $\Phi H2$ にそれぞれ逆相の駆動パルスを供給することによって、ポテンシャルの状態は(15A)と(15B)の状態を繰り返し、これにより水平転送CCD103の信号電荷は水平方向に転送され、電荷検出回路104で電圧に変換され、時系列の映像信号として出力端子105から順次外部に出力される。

【0018】上記の動作を繰り返すことによって、撮像素子に蓄積された電荷は、奇数ラインの信号と偶数ラインの信号とが加算されて全画面分読み出されることになる。また次のフィールドでは、電荷を加算するラインの組み合わせを変え、すなわち $(n-1)$ 行目と $(n-2)$ 行目、 $(n-3)$ 行目と $(n-4)$ 行目といったように加算して信号を読み出す。

【0019】次に、本発明の第2の駆動方法、すなわちライン間引きをする場合の読み出し動作について説明する。図5に第2の駆動方法において撮像素子に供給する駆動パルスを示す。また図6は図5の駆動パルスを撮像

素子に供給した際の垂直転送CCD102および水平転送CCD103の各CCDのポテンシャルの状態と電荷が転送されていく状態とを示したものである。

【0020】図5に示すような駆動パルスが撮像素子に供給されると、垂直ブランキング期間内に、まず(3)で $\Phi V3$ の信号読み出しパルスにより、 $(n-2)$ 行目、 $(n-6)$ 行目、 $(n-1)$ 行目、……すなわち4行毎の感光部101に蓄積されていた信号電荷が垂直転送CCD118(V3)に読み出される。そしてこの電荷は(4)から(9)の駆動パルスが供給されることにより垂直転送CCD102を垂直方向に順次転送される。さらに(10)で $\Phi V1$ の信号読み出しパルスにより、 $(n-3)$ 行目、 $(n-7)$ 行目、 $(n-11)$ 行目、……すなわち4行毎の感光部101に蓄積されていた信号電荷が垂直転送CCD116(V1)に読み出される。以上の動作により、2行飛びに2行分の感光部101の信号電荷が垂直転送CCD102に読み出されたことになる。すなわち4行に2行の電荷が間引かれ、感光部101に蓄積された電荷は感光部101にそのまま残っていることになる。

【0021】さらに水平ブランキング期間に(13)から(27)に示すような駆動パルスを供給することによって、垂直転送CCD102の各CCDのポテンシャルの状態は図6のように変化する。従って、図から明らかなように垂直転送CCD102の信号電荷は順次垂直方向に転送されて行き、(21)までに $(n-2)$ 行目の電荷が水平転送CCD124(H1)に転送され、(22)から(27)で $(n-3)$ 行目の電荷が水平転送CCD121に転送されるので、水平転送CCD124で $(n-2)$ 行目の電荷と $(n-3)$ 行目の電荷とが加算混合されることになる。すなわち $(n-2)$ 行目と $(n-3)$ 行目の垂直方向に隣接する2画素の信号電荷が加算される。さらに図5の(28)の期間に図5に示すように $\Phi H1$ と $\Phi H2$ にそれぞれ逆相の駆動パルスを供給することによって、ポテンシャルの状態は(28A)と(28B)の状態を繰り返す。これにより水平転送CCD103の信号電荷は水平方向に転送され、電荷検出回路104で電圧に変換され、時系列の映像信号として出力端子105から順次外部に出力される。

【0022】次の水平ブランキング期間には、(29)から(46)に示すような駆動パルスを供給する。こうすると図6から明らかなように、(36)までに、まず $(n-6)$ 行目の電荷が水平転送CCDに転送される。ここで(37)、(38)のように $\Phi H1$ 、 $\Phi H2$ を変化させ水平転送CCDの電荷を水平方向に1画素分転送する。これに続いて(39)から(46)のような駆動パルスを供給すると、 $(n-7)$ 行目の電荷が水平転送CCDに転送される。従って、(46)では、 $(n-6)$ 行目の電荷が水平方向に1画素分シフトしたものと $(n-7)$ 行目の電荷とが加算されていることになる。

すなわち(n-6)行目と(n-7)行目の斜め方向に隣接する2画素の信号電荷が加算される。

【0023】さらに(47)の期間にΦH1とΦH2にそれぞれ逆相の駆動パルスを供給し、水平転送CCD103の信号電荷を出力端子105から順次外部に出力する。以下、上記2通りの垂直転送の駆動、すなわち垂直方向に隣接する2画素の信号を加算するモードと、斜め方向に隣接する2画素の信号を加算するモードとを繰り返すことにより、2行飛びに1画面分の画像信号を読み出すことができる。さらに次のフィールドでは、上記駆動で読み出さなかった画素の電荷を読み出すようにすればよい。また、本駆動方法で垂直方向に隣接する2画素の信号を加算するモードと、斜め方向に隣接する2画素の信号を加算するモードとを繰り返す理由については、以下に説明する撮像素子から読み出された信号からカラーの映像信号を形成する方法により明らかになるであろう。

【0024】図7に本発明の第1の実施の形態による撮像装置の構成ブロック図を示す。同図において201は光学的ローパスフィルタ、レンズ、さらに図1に示した撮像素子などから構成される撮像部、202は撮像部201の出力信号の前処理回路であり、相関ダブルサンプリング回路(CDS回路)やオートゲインコントロール回路(AGC回路)などを含む。203は入力されたアナログ信号をデジタル信号に変換するA/D変換回路、204は撮像部201の撮像素子を駆動するためのタイミングパルスを発生する駆動回路、205は駆動回路204を制御するための制御回路である。

【0025】206は入力信号に対して所定の帯域に帯域制御をするローパスフィルタ、207はγ変換回路、208はエンハンス回路、209はエンハンス回路20

$$[Mg+Cy] [G+Ye] [Mg+Cy] [Gg+Ye] \dots\dots (1)$$

(n-2)行目と(n-3)行目とが加算されて出力さ

$$[G+Cy] [Mg+Ye] [G+Cy] [Mg+Ye] \dots\dots (2)$$

となり、(1)、(2)の繰り返しで1画面分の映像信号が順次信号として出力される。

【0028】このような順序で撮像部201から読み出された映像信号は、前処理回路202でCDS、AGCなどの処理をされ、A/D変換回路203でアナログ信号からデジタル信号に変換された後、輝度信号処理部

$$Y = (Mg+Cy) + (G+Ye) = 2R + 3G + 2B \dots\dots (3)$$

(n-2)行目と(n-3)行目が加算された信号から

$$Y = (G+Cy) + (Mg+Ye) = 2R + 3G + 2B \dots\dots (4)$$

が得られる。

【0029】これを、輝度信号に対応する信号として使い、γ変換回路207、エンハンス回路208で所定の処理を行い、高域成分を含む輝度信号YHとし輝度信号形成回路209に供給する。この際輝度信号形成回路209には後述する方法で生成された低域の輝度信号YLが同時に供給されており、これらを合成して輝度信号Y

8から出力される高域の輝度信号とローパスフィルタ220から出力される信号とから輝度信号を形成する輝度信号形成回路であり、輝度信号Yが出力される。211は入力された信号から色分離を行う色分離回路、212は加算回路、213は減算回路、214はラインメモリ、215は入力された3つの信号を3原色信号に変換するRGB変換回路である。さらに217はホワイトバランス回路218はγ変換回路、219は入力される原色信号から輝度信号と色差信号とを生成する色差マトリクス回路、220、221、222はローパスフィルタであり、ローパスフィルタ220からは低域の輝度信号YL、ローパスフィルタ221からは色差信号R-Y、ローパスフィルタ222からは色差信号B-Yが出力される。ここで点線で囲んだ部分210を輝度信号処理部、216を色分離部、223を色信号処理部とする。

【0026】図7を用いてこの撮像装置における映像信号の処理について説明する。先に説明したように、撮像装置の駆動モードは2通り、すなわちライン間引きを行わない通常の読み出しと、ライン間引きを行う読み出しとの2種類あるので、まず通常の読み出しの場合の処理に関して説明する。制御回路205により制御された駆動回路204は、図3に示したような駆動パルスを撮像部201に供給することによって、撮像素子は上記通常読み出しのモードで駆動され、撮像信号が読み出される。

【0027】ここで読み出される映像信号は先に説明したように、撮像素子の奇数ラインの画素と偶数ラインの画素の信号とが加算されたものが出力されるが、ここでは撮像素子は図2のようなカラーフィルター配列になっているので、n行目と(n-1)行目とが加算されて出力される信号は、

$$[Mg+Cy] [G+Ye] [Mg+Cy] [Gg+Ye] \dots\dots (1)$$

れる信号は、

$$[G+Cy] [Mg+Ye] [G+Cy] [Mg+Ye] \dots\dots (2)$$

210と色分離部216とに供給される。輝度信号処理部210に供給された映像信号は前記(1)、(2)に示したものであるので、ローパスフィルタ206で所定の帯域制限がなされることにより、以下のように時間軸方向に加算された信号が得られる。n行目と(n-1)行目が加算された信号からは、

$$Y = (Mg+Cy) + (G+Ye) = 2R + 3G + 2B \dots\dots (3)$$

は、

$$Y = (G+Cy) + (Mg+Ye) = 2R + 3G + 2B \dots\dots (4)$$

として出力する。

【0030】次に色分離部216に入力された信号の処理について説明する。色分離部216では撮像素子から順次信号として出力される信号からそれぞれの色信号を分離し、RGBの3原色信号を生成する。まず、色分離回路211に前記(1)に示したような順次信号が入力されたときには、色分離回路211では入力された信号

を、

$$S1 = [G + Ye] \quad \dots\dots (5)$$

$$S2 = [Mg + Cy] \quad \dots\dots (6)$$

の2つの信号にそれぞれ分離する。

【0031】さらに順次信号のため、S1、S2、S1、S2………というようにそれぞれの色信号は1画素飛びに出力されるため、色の再生ができない。従って信号の抜けている部分を補間する必要がある。補間の方法としては、信号の欠けている画素の前の画素で補間する

$$S1 + S2 = [G + Ye] + [Mg + Cy] - 2R + 3G + 2B \quad \dots\dots (7)$$

$$S2 - S1 = [Mg + Cy] - [G + Ye] = 2B - G \quad \dots\dots (8)$$

同様に、色分離回路211に入力された信号が(2)の

$$S1 = [G + Cy]$$

$$S2 = [Mg + Ye]$$

$$S1 + S2 = [G + Cy] + [Mg + Ye] = 2R + 3G + 2B \quad \dots\dots (9)$$

$$S2 - S1 = [Mg + Ye] - [G + Cy] = 2R - G \quad \dots\dots (10)$$

となる。

【0033】加算回路212、および減算回路213から出力された信号はRGB変換回路215に供給される。同時に減算回路213からなる出力された信号はラインメモリ214に供給され1水平走査期間遅延され、遅延された信号がRGB変換回路215に供給される。

$$\begin{aligned} G &= \{ (S1 + S2) - (S2 - S1) - (S2 - S1)' \} / 5 \\ &= \{ 2R + 3G + 2B - (2R - G) - (2B - G) \} / 5 \end{aligned} \quad \dots\dots (11)$$

$$\begin{aligned} R &= \{ (S2 - S1) + G \} / 2 \\ &= \{ (2R - G) + G \} / 2 \end{aligned} \quad \dots\dots (12)$$

$$\begin{aligned} B &= \{ (S2 - S1)' + G \} / 2 \\ &= \{ (2B - G) + G \} / 2 \end{aligned} \quad \dots\dots (13)$$

ただし、(S2 - S1)'で示したのは、ラインメモリ214から供給される1ライン分遅延した信号を示すものである。

$$\begin{aligned} R &= \{ (S2 - S1)' + G \} / 2 \\ &= \{ (2R - G) + G \} / 2 \end{aligned} \quad \dots\dots (14)$$

$$\begin{aligned} B &= \{ (S2 - S1) + G \} / 2 \\ &= \{ (2B - G) + G \} / 2 \end{aligned} \quad \dots\dots (15)$$

このようにしてRGB変換回路215から出力された3原色信号R、G、Bはホワイトバランス回路217に供給されてホワイトバランスがとられ、γ変換回路218でγ変換された後、色差マトリクス回路219に供給される。

$$\begin{bmatrix} Y_L \\ R-Y \\ B-Y \end{bmatrix} = \begin{bmatrix} 0.30 & 0.59 & 0.11 \\ 0.70 & -0.59 & -0.11 \\ -0.30 & -0.59 & 0.89 \end{bmatrix} \begin{bmatrix} R' \\ G' \\ B' \end{bmatrix} \quad \dots\dots (16)$$

【0038】色差マトリクス回路219から出力された信号はローパスフィルタ220、22、222で所定の

前置補間や、前後の画素の平均値で補間する平均値補間などを使って行う。

【0032】色分離回路211で分離された信号は加算回路212で加算され、さらに減算回路213減算される。加算回路212、減算回路213から出力される信号は次のようになる。

ような場合には、

従って、前記(9)(10)式で示される信号がRGB変換回路215に供給されている時には、同時に(8)式で示されている信号が供給されていることになる。

【0034】RGB変換回路215では次に示す演算を行い、3原色の信号R、G、Bを生成する。

【0035】さらに次のラインではG2信号は前記(11)式と同様に演算し、R、Bはそれぞれ次のように演算すれば得ることができる。

【0036】色マトリクス回路219では次に示す演算を行うことにより、低域の輝度信号YLと色差信号R-Y、B-Yを生成する。

【0037】

【数1】

帯域制限をされた後、低域の輝度信号YLは輝度信号形成回路209に供給され、さらに色差信号R-Y、B-Y

Yとして出力される。このようにして得られた映像信号は不図示の回路で所定の信号処理を施して所定の信号形式に変換し、各種記録媒体に記録したり、表示装置に表示したり、外部に出力したりする。

【0039】さら次のフィールドでは、加算する行の組

$$[Cy+G] [Ye+Mg] [Cy+G] [Ye+Mg] \dots\dots\dots (17)$$

(n-3)行と(n-4)行では、

$$[Cy+Mg] [Ye+G] [Cy+Mg] [Ye+G] \dots\dots\dots (18)$$

このくり返しで信号が出力される。これは前記(2)

(1)と同じであるので以下の処理は先に説明した1フィールド前の場合と同様に行うことができるので説明は省略する。

【0040】次に、ライン間引き読み出しの場合の処理に関して説明する。制御回路205によって制御された駆動回路204は、前記図5に示したような駆動パルスを撮像部201に供給することによって、撮像素子は前記ライン間引き読み出しのモードで駆動され、映像信号が読み出される。ここで読み出される映像信号は先に説明したように、まずn行目と(n-1)行目の信号は読み出さずに間引かれる。次に(n-2)行目と(n-

$$[G+Cy] [Mg+Ye] [G+Cy] [Mg+Ye] \dots\dots\dots (19)$$

(n-6)行目と(n-7)行目が加算されて出力され

$$[G+Ye] [Mg+Cy] [G+Ye] [Mg+Cy] \dots\dots\dots (20)$$

このくり返しで1画面分の映像信号が順次信号として出力される。(19)(20)信号は前記(2)(1)の信号と全く同じであるので、ライン間引き読み出しで撮像部201から読み出された信号も、210の輝度信号処理部、216の色分離部、223の色信号処理部で、前記通常読み出しの場合と同様の処理を行うことにより、カラーの映像信号を形成することが可能であるので、ここでは動作の詳細な説明は省略する。

【0042】さらに次のフィールドでは前のフィールドで読み出さなかったラインの信号を読み出す。すなわち、n行目と(n-1)行目の信号を垂直方向に隣接する画素間で加算して読み出し、次に(n-4)行目と(n-5)行目の信号を斜め方向に隣接する画素間で加算して読み出す。この時に読み出される信号も、図2の色フィルタ配列から明らかなように、前のフィールドの時と全く同じ順序で信号が出力されるため、同様の処理でカラーの映像信号を形成することができることはいうまでもない。

【0043】尚、以上の説明では、撮像素子の垂直転送部を8相の駆動パルスで駆動する場合について説明したが、本発明はこれに限られるものではなく、独立に駆動可能な垂直転送CCDの数を増やせば、先に説明した間引き以外も可能であることはいうまでもない。例えば独立に駆動可能な垂直転送CCDを16個として、16相の駆動パルスで駆動するようにすれば、4ラインに2ラインの間引きだけではなく、8ラインに6ライン間引きして読み出すことも可能となる。このように間引いた場合

み合わせを変え、(n-1)行と(n-2)行、(n-3)行と(n-4)行、………という組み合わせで電荷を加算して読み出す。従ってこのフィールドで読み出される信号は、(n-1)行と(n-2)行では、

3)行目の信号が垂直方向に隣接する画素間で加算されたものが出力される。さらに(n-4)行目と(n-5)行目の信号は読み出さずに間引かれ、(n-6)行目と(n-7)行目の信号は(n-6)行目の信号を1画素分水平方向にシフトしたものに(n-7)行目の信号を加算するので、結果として2行の信号の斜め方向に隣接する画素間で加算されたものが出力される。以上の繰返しで1画面分の信号が読み出される。

【0041】このとき撮像素子は図2のようなカラーフィルタ配列になっているので、(n-2)行目と(n-3)行目が加算されて出力される信号は、

る信号は、

も、図2の色フィルタ配列から明らかなように上述の説明と同様の処理でカラーの映像信号を形成することができる。

【0044】本実施の形態によれば、2次元に複数の画素が配置られてなる撮像素子を備え、この撮像素子から所定の行の画素の信号を間引いて読み出すことが可能で、かつ間引いて読み出された信号からもカラー映像信号を形成することができるので、撮像素子から得られる画像の画素数に比べ出力側の画素数が少ない場合に、従来のように、一旦撮像素子の全画素の信号をすべて読み出し、この画素をメモリ等の記憶手段に記憶し、さらにこの画像を出力に必要なライン数に間引く処理を行うためのメモリや処理回路が必要なくなるという効果が得られる。さらにラインを間引いて信号を読み出すことにより、1画面分の画像を読み出すための時間を短縮することが可能となるという効果も得られる。

【0045】図8に本発明の第2の実施の形態による撮像装置に用いられる撮像素子の撮像面に設けられる色フィルタ配列を示す。これは本出願人により、解像度が良く、色モアレが少なく、かつ静止フレーム画像も撮影可能な撮像装置に用いられる撮像素子の色フィルタ配列として、特開平6-205422号公報に開示されているものである。図8に示すものは、オフセットサンプリング構造のカラーフィルタである。このときの撮像素子から全ての画素の信号をそれぞれ独立に読み出して画像を形成することにより、水平方向および垂直方向に発生する色キャリアが少なくなる。これにより、これらの色キ

キャリアにより引き起こされる水平方向および垂直方向の色モアレが低減するとともに、限界解像度まで高い解像度が得られる。

【0046】図8においては、4つの異なる分光特性を持つカラーフィルタCy、Ye、G、Mgを有し、これらは水平方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、垂直方向に対しては2画素周期で相異なるカラーフィルタが繰り返され、かつ4ライン毎に連続する2ラインを1画素分水平方向にオフセットさせることにより、垂直方向に3画素周期で同一のカラーフィルタが繰り返されるように配置されている。

【0047】以下、図8の色フィルタ配列を有する撮像素子の駆動方法について説明する。本実施の形態においては、撮像素子の全ての画素の信号を独立に読み出す第1の読み出しと、第1の実施の形態と同様にライン間引きを行う第2の読み出しとの2通りある。まず第1の読み出しのときの駆動方法について説明する。図9に第1の読み出しにおいて撮像素子に供給する駆動パルスを示す。また、図10は図9の駆動パルスを撮像素子に供給した際の垂直転送CCD102および水平転送CCD103の各CCDのポテンシャルの状態と電荷が転送されていく状態とを示したものである。

【0048】図9に示すような駆動パルスが撮像素子に供給されると、垂直ブランキング期間内に、まず(3)で $\Phi V3$ の信号読み出しパルスにより、(n-2)行目、(n-6)行目、(n-10)行目、……すなわち4行毎の感光部101に蓄積されていた信号電荷が垂直転送CCD118(V3)に読み出される。そしてこの電荷は(4)から(9)の駆動パルスが供給されることにより、垂直転送CCDを垂直方向に順次転送される。さらに(10)で $\Phi V1$ の信号読み出しパルスにより、(n-3)行目、(n-7)行目、(n-11)行目、……すなわち4行毎の感光部101に蓄積されていた信号電荷が垂直転送CCD116(V1)に読み出される。以上の動作により、2行飛びの感光部101の信号電荷が垂直転送CCDに読み出されたことになる。

【0049】さらに水平ブランキング期間に(13)から(20)に示すような駆動パルスを供給することによって、垂直転送CCD102の各CCDのポテンシャルの状態は図10のように変化する。従って図から明らかなように垂直転送CCDの信号電荷は順次垂直方向に転送されて行き、(20)までに(n-2)行目の電荷が水平転送CCD124(H1)に転送される。さらに図10の(21)の期間に図9に示すように $\Phi H1$ と $\Phi H2$ にそれぞれ逆相の駆動パルスを供給することによって、ポテンシャルの状態は(21A)と(21B)の状態を繰り返す。これにより水平転送CCD103の信号電荷、すなわち(n-2)行目の電荷は水平方向に転送され、電荷検出回路104で電圧に変換され、時系列の映像信号として出力端子105から順次外部に出力され

る。次の水平走査期間には、前の走査期間と同様に(23)から(32)に示すような駆動パルスを供給することにより、(n-3)行目の電荷が出力端子105から時系列の信号として出力される。

【0050】以上の動作を繰り返すことにより、このフィールドでは、(n-2)行目、(n-3)行目、(n-6)行目、(n-7)行目……といったように2行飛びに2行分の信号がそれぞれ独立に読み出すことができる。さらに次のフィールドでは、同様にして上記フィールドで読み出さなかった行、すなわちn行目、(n-1)行目、(n-4)行目、(n-5)行目……の信号を順次読み出す。このようにすることにより、2フィールドの期間で1画面分の信号を全て独立に読み出すことができることになる。

【0051】第1の実施の形態においては、間引き読み出しをしない場合には、図3に示した駆動パルスで2行ずつの信号を加算して読み出したが、本実施の形態では、図9のような駆動パルスで全ての行の信号を独立に読み出す。これは本実施の形態では撮像素子の色フィルタ配列が図8に示すようになっているため、第1の実施の形態と同様に2行ずつの信号を加算して撮像素子から読み出してしまうと、図8から明らかなように、後の信号処理によってカラーの映像信号が形成できなくなってしまうからである。また本実施の形態の読み出し方法は、上記で説明したように、全ての行の信号を独立に読み出すため、1画面分の信号を読み出すのに2フィールドの期間を必要とするため、動画像の撮影よりも静止画像の撮影に適した読み出し方法である。

【0052】次に、第2の読み出し、すなわちライン間引きをする場合の読み出しの動作について説明する。撮像素子に供給する駆動パルスは、第1の実施の形態における第2の駆動の時と同様に図5に示すものである。また、この際の垂直転送CCD102および水平転送CCD103の各CCDのポテンシャルの状態と電荷が転送されていく状態は図6に示したようになる。従って第2の読み出しで読み出される信号は、第1の実施の形態における第2の駆動の時と同様に、2行飛びに2行分の信号が加算された信号が出力され、この時の2行の信号の加算は、垂直方向に隣接する2画素の信号電荷の加算と、斜め方向に隣接する2画素の信号電荷の加算が交互に繰り返される。さらにフィールド毎には前のフィールドで読み出さなかった2行の信号を次のフィールドで読み出すことになる。このようにしてライン間引き、すなわち2行飛びに撮像素子から信号電荷を読み出すことができる。

【0053】図11に本発明の第2の実施の形態による撮像装置の構成ブロック図を示す。同図において図7と同一の構成要素には同一の番号を付してあり、重複する説明を省略する。図11において、301は入力された信号を記憶するためのメモリ、302、303、30

4、305は各々入力された画像データを同時化するための補間フィルタ、306は入力された4つの色信号(Mg、G、Cy、Ye)からR、G、Bの3原色信号に変換するRGB変換回路2である。307はスイッチ回路であり、点線で囲まれた色分離部216から出力された信号か、あるいは点線で囲まれたブロック308から出力された信号のいずれかを選択して出力する回路である。

【0054】以下、図11を用いてこの撮像装置における映像信号の処理について説明する。先に説明したように、本実施の形態においては撮像素子の駆動モードは2通りあるので、まず第1の読み出しの場合の処理に関して説明する。制御回路205によって制御された駆動回路204は、前記図9に示したような駆動パルスを撮像部201に供給することによって、撮像素子は駆動され、映像信号が読み出される。撮像部201から読み出された映像信号は、前処理回路202でCDS、AGCなどの処理をされ、A/D変換回路203でアナログ信号からデジタル信号に変換され、後で行われる2次元処理のために一旦バッファメモリ301に格納される。この時、撮像部201から読み出される信号は、先に説

$$\begin{bmatrix} R \\ G \\ B \end{bmatrix} = A \begin{bmatrix} Mg \\ G \\ Cy \\ Ye \end{bmatrix}$$

【0057】ここでマトリクスAは、撮像素子のMg、G、Cy、Yeの分光特性Mg(λ)、G(λ)、Cy(λ)、Ye(λ)を、NTSC規格で定められたR、G、Bの分光特性R(λ)、G(λ)、B(λ)に近づけるように最適化された3行4列のマトリクスである。このようにしてRGB変換回路2、306から出力された3原色信号R2、G2、B2はスイッチ回路307を介して色信号処理部223に供給され、第1の実施の形態と同様に所定の処理をされ、低域の輝度信号YLと色差信号R-Y、B-Yを出力する。このようにして得られた映像信号は所定の処理を行ったあと、不図示の記録媒体に記録したり、外部に出力されたりすることになる。しかしながら上記方法では1画面分の画像を読み出すのに、前述したように2フィールド必要であるので、静止画像あるいは通常の倍のフレームレートの動画像しか得ることができない。従って通常のフレームレートの動画像を得るためには、先に示したようにライン間引きを行う第2の駆動モードで撮像素子を駆動する必要がある。

【0058】次に、第2の読み出しであるライン間引き

$$[Mg + Cy] \quad [G + Ye] \quad [Mg + Cy] \quad [G + Ye] \quad \cdots \quad (22)$$

(n-6)行目と(n-7)行目から出力される信号は、

$$[Mg + Ye] \quad [G + Cy] \quad [Mg + Ye] \quad [G + Cy] \quad \cdots \quad (23)$$

明したように2フィールドで1画面分の信号が読み出されるので、この2フィールド分の信号をバッファメモリ301に格納する。

【0055】さらに、処理に必要な信号はバッファメモリ301から読み出される。輝度信号に対応する信号Y2は、図8に示した撮像素子の色フィルタ配列に対応した順序でバッファメモリ301から順次読み出され、スイッチ回路307に入力される。スイッチ回路307は制御回路205によってブロック308から供給された信号を輝度信号処理ブロック210に出力するように制御される。輝度信号処理部210は図7と同じ構成であり、第1の実施の形態と同様に入力された信号に所定の処理を行って、輝度信号Yを出力する。一方、色信号Mg、G、Cy、Yeに対応する信号は、バッファメモリ301から読み出され、4つの補間フィルタ302、303、304、305で各々同時化されてRGB変換回路2、306に入力されてR、G、Bの3原色信号に変換される。この変換は、次に示すマトリクス演算により行われる。

【0056】

【数2】

... (21)

読み出しの場合の処理に関して説明する。制御回路205によって制御された駆動回路204は、第1の実施の形態における間引き読み出しの時と同様に、前記図5に示したような駆動パルスを撮像部201に供給することによって、撮像素子は前記ライン間引き読み出しのモードで駆動され、映像信号が読み出される。ここで読み出される映像信号は第1の実施の形態と同様に、まずn行目と(n-1)行目の信号は読み出さずに間引かれる。次に(n-2)行目と(n-3)行目の信号が垂直方向に隣接する画素間で加算されたものが出力される。さらに(n-4)行目と(n-5)行目の信号は読み出さずに間引かれ、(n-6)行目と(n-7)行目の信号は(n-6)行目の信号を1画素分水平方向にシフトしたものに(n-7)行目の信号を加算するので、結果として2行の信号の斜め方向に隣接する画素間で加算されたものが出力される。以上の繰り返しで1画面分の信号が読み出される。

【0059】このとき固体撮像素子は図8のようなカラーフィルタ配列になっているので、(n-2)行目と(n-3)行目から出力される信号は、

この繰り返しで1画面分の映像信号が順次信号として出力される。

【0060】(22)(23)の信号は第1の実施の形態における色フィルタ配列の撮像素子から読み出される信号(19)(20)と同じであるので、輝度信号処理部210、色分離部216、色信号処理部223で第1の実施の形態と同様に処理することにより、カラーの映像信号を形成することが可能となる。さらに次のフィールドでは、前のフィールドで読み出さなかったラインの信号を読み出す。すなわち、 n 行目と $(n-1)$ 行目の信号を垂直方向に隣接する画素間で加算して読み出し、次に $(n-4)$ 行目と $(n-5)$ 行目の信号を斜め方向に隣接する画素間で加算して読み出す。この時に読み出される信号も、図8の色フィルタ配列から明らかなように、前のフィールドの時と同じ信号が出力されるため、同様の処理でカラーの映像信号を形成することができるというまでもない。

【0061】また以上の説明では、撮像素子の垂直転送部を8相の駆動パルスで駆動する場合について説明したが、第1の実施の形態と同様に本発明はこれに限られるものではなく、独立に駆動可能な垂直転送CCDの数を増やせば、先に説明した間引き以外にも可能であることはいうまでもない。例えば独立に駆動可能な垂直転送CCDを16個として、16相の駆動パルスで駆動するようにすれば、4ラインに2ラインの間引きだけではなく、8ラインに6ライン間引いて読み出すことも可能となる。このように間引いた場合も、図8の色フィルタ配列から明らかなように上記の説明と同様の処理でカラーの映像信号を形成することができる。

【0062】本実施の形態によれば、2次元に複数の画素が配置されてなる撮像素子を備え、この撮像素子から所定の行の画素の信号を間引いて読み出すことが可能で、かつ間引いて読み出された信号からもカラーの映像信号を形成することができるので、第1の実施の形態と同様の効果が得られるとともに、さらに撮像素子の全画素を独立に読み出す駆動方法を用いることにより、第1の実施の形態における撮像素子に比べて解像度が良く、色モアレが少ない静止フレーム画像を撮影することが可能となる。

【0063】

【発明の効果】以上説明したように、請求項1の発明によれば、撮像素子から所定の行の画素の信号を間引いて読み出すことができ、かつ間引いて読み出された信号からカラーの映像信号を形成することができる。このため、撮像素子から得られる画像の画素数に比べて出力側の画素数が少ないような場合に、従来のように、一旦撮像素子の全画素の信号をすべて読み出し、この画像をメモリ等の記憶手段に記憶し、さらにこの画像を出力に必要なライン数に間引く処理を行うためのメモリや処理回路を省略できるという効果が得られる。さらにラインを

間引いて信号を読み出すことにより、1画素分の画像を読み出すための時間を短縮することができるという効果も得られる。

【0064】請求項2の発明によれば、撮像素子から所定の行の画素の信号を間引いて読み出すことができ、かつ間引いて読み出された信号からカラーの映像信号を形成することができる。このため、撮像素子から得られる画像の画素数に比べて出力側の画素数が少ないような場合に、従来のように、一旦撮像素子の全画素の信号をすべて読み出し、この画像をメモリ等の記憶手段に記憶し、さらにこの画像を出力に必要なライン数に間引く処理を行うためのメモリや処理回路を省略できるという効果が得られる。また、ラインを間引いて信号を読み出すことにより、1画面分の画像を読み出すための時間を短縮することができるという効果も得られる。さらに撮像素子の全画素の信号を独立に読み出す駆動方法を用いることにより、解像度が良く、色モアレが少ない静止フレーム画像を撮影することが可能となる。

【図面の簡単な説明】

【図1】本発明の撮像装置に用いられるインターライン型固体撮像素子の構成図である。

【図2】本発明の第1の実施の形態における固体撮像素子の色フィルタ配列を示す構成図である。

【図3】本発明の第1の実施の形態における固体撮像素子の通常読み出し動作のタイミングチャートである。

【図4】本発明の第1の実施の形態における固体撮像素子の通常読み出し時の電荷の転送を説明するタイミングチャートである。

【図5】本発明の第1、2の実施の形態における固体撮像素子のライン間引き読み出し動作のタイミングチャートである。

【図6】本発明の第1、2の実施の形態における固体撮像素子のライン間引き読み出し時の電荷の転送を説明するタイミングチャートである。

【図7】本発明の第1の実施の形態による撮像装置のブロック図である。

【図8】本発明の第2の実施の形態における固体撮像素子の色フィルタ配列を示す構成図である。

【図9】本発明の第2の実施の形態における固体撮像素子の全画素独立読み出し動作のタイミングチャートである。

【図10】本発明の第2の実施の形態における固体撮像素子の全画素独立読み出し時の電荷の転送を説明するタイミングチャートである。

【図11】本発明の第2の実施の形態による撮像装置のブロック図である。


【図12】従来の撮像装置に用いられるインターライン型固体撮像素子の構成図である。

【符号の説明】


101 感光部

102 垂直転送 CCD
 103 水平転送 CCD
 104 電荷検出回路
 106~115 駆動パルスを入力端子

【図1】




【図3】




201 撮像部
 204 駆動回路
 205 制御回路

【図2】




【図8】


【図4】





【図10】




【図5】




【図6】




【図12】



【図 7】



【図9】



【図11】

